⑩日本国特許庁(JP)

の特許出願公開

# ® 公開特許公報(A) 平3-173471

@int.Cl.3

識別記号

庁内整理發导

码公图 平成3年(1991)7月26

H 01 L 27/118 H 05 K 3/00

D 6921-5E 8225-5F

H 01 L 21/82

M

審査請求 未請求 請求項の数 1 (金4頁

段発明の名称 マスク:

マスタスライス方式LSIの配線構造

②特 頌 平1-312541

**@出 题 平1(1989)12月1日** 

创 明 卷 多和日

茂 芳

東京都港区芝5丁目33番1号 日本電気株式会社内

⑩発 明 者 水 牧 俊 博

石川県石川郡営来町安養寺1番地 北陸日本電気ソフト

エア株式会社内

⑪出 题 人 日本電気株式会社

東京都港区芝5丁目7番1号

⑪出 願 人 北陸日本電気ソフトウ

7 石川県石川郡鶴来町安養寺 I 番地

エア株式会社

囟代 理 人 弁理士 河原 純一

#### · [ [ 14] - 함 [ 15] - 常 [ 15] - \R [ 15] - \R [ 15] - \R [ 15] - \R [ 15] - \R

1. 発明の名称

マスタスライス方式しらしの配縁構造

2. 特許請求の範囲

・ 進直方向および水平方向の配線格子が定義された第1の配線層および第2の配線層と、

これら第1の配線でおよび第2の配線層に定義された聖武方向および水平方向の配線格子の各格子点の対角を結ぶ解めの配線指子が定義された第3の配線指

を有すなことを特徴とするマスタスライス方式 L 5 : の配線構造。

3. 発明の詳細な説別

(産業上の利用分野)

本発明はマスクスライス方式し5 「の部別構造 に関し、特に配録工程以前のマスクを共適とし記 課に関するマスクのみを品級ごとに設計製作して 5.51を作成するマスタスライス方式し5 1 の解 性素、この種のマスタスライス方式しSIの起線構造では、すべての起線層の起源格子が設置方向および水平方向に定義されていた(参考文献:「論理速置のCADI、情報処理学会、昭和SG 年3月20日発行)。

いま、無2回に示すように、重型方向指子間隔 および水平方向格子間隔をともにすとしたとない 配線ネットの電子・1 および吹子・2 間の配線長 が高速動作を必要とするし5 1 の遅延時間等の間 物を為足するために8 4 以内であるという前限が ある場合を例にとって説明すると、等子・1 1 2 2 3 0 度に近いものから順に第1の記線処理を行った結 果に近いものから順に第1の記線処理を行った結 果の配線度2を聞いて配線する配線処理を行った結 果の配線度2を聞いて配線する配線処理を行った結 果の配線度2 を聞いて配線する配線処理を行った結 果の配線度2 とはよって端子・1 1 2 4 3 2 2 4 の配線 の配線が迂回させられ、配線長1 2 4 の配線経路 2 8 1 が待られたときに、従来のマスタスライス

### 特周平3~173471(2)

、 線経路(11 および)12 を得ることにより、制 限を満たす症線長8 d の配線経路2 l l を得てい た。

## (発明が解決しようとする課題)

上述した従来のマスタスライス方式しSIの配線構造では、高速動作を必要とするしSIの混覧時期等の制約を満足するために設定された配線是に制度がある配線ネットの配線において配線処理後にその制度が続けされなかった場合に、制度を流たすようにするために他の起線を移動させて配線の修正を行う必要があったので、配線の修正に多次な工数を受するという欠点がある。

また、配縁の核正を行っても配線長の関限を協 たすことができなかった場合には、ブロックの配 関格正等を行って配線機理をやり直す必要があり、 さらに処理時間が増火するという欠点がある。

本発明の目的は、上述の点に嵌み、第1の配線 簡および第2の配線層に定義された垂直方向およ び水平方向の配線格子の各格子点の対角を結ぶ終 めの配線格子が定線された第3個の影線層を利用 して、他の配線を移動したりプロックの配置位置を変更したりすることなしに、比較的容易に配線 長の胸盤を行うことができるマスタスライス方式 もSIの配線構造を提供することにある。

#### (標題を解決するための手数)

本発明のマスクスライス方式し31の配線構造 は、歪直方向および水平方向の配線格子が定義さ れた第1の能線器および第2の配線器と、これら 第1の配線器および第2の配線器に定義された重 直方向および水平方向の配線格子の各格子点の対 角を結ぶ終めの配線格子が定義された第3の配線 西と本省する。

#### 【作用】

本発明のマスクスライス方式しる i の配線構造では、禁!の配線層および第2の配線層に垂直方向および水平方向の配線格子が定義され、第3の配線層に第1の配線層および架2の配線層に定義された医直方向および水平方向の配線格子の各格子点の対角を絡み料めの配線格子が定義される。

(実施到)

次に、本発明について図面を参照して詳細に説明する。

第1回は、本預期の一実施例に係るマスタスライス方式も51の配額構造を示す図である。本実施例のマスクスライス方式し51の配線構造は、 距直方向および水平方向の配線格子が定義された 第1の配線層1および第2の配線層2と、第1の 配線图1および第2の配線層2に定発された低級 方向および水平方向の配線層2に定発された低級 方向および水平方向の配線格子の各格子点の共興 を結本料めの配線格子が定義された場3の配線層 3とから構成されている。

次に、このように構成された本実施的のマスタ スライス方式LSIの配線構造における副級過程 について、第2個~群も図を参照しながら異称的 に説明する。

第2回に深すように、性直方病格予照権および 水平方列格予開格をともにはとしたときに起線ネットの統予に1.および偏子に2.隣の配線長が高速 動物を必要とする1.5.1の辺延時間等の測約を構 足するために3.6以内であるという剝段がある場 会を例にとって説明すると、選子(1 および選子 1 2 間を跨ぶ直線の角度かり使まれは3 0 度に近 いものから明に第1 の配線暦1 および第2 の配級 第2を用いて記線する配線処理を行った結果、第 3 図に示すように、配線緩軽1 4 1 と記線迷路1 0 2 とによって精子! 1 および端子 1 2 間の配線 が注回させられ、配線積1 2 0 の配約器2 0 1 が得られたとをに、選4 図に示すように、結構程 路1 0 1 および1 0 2 を除正せずに、端子 1 および端子 2 の位置に第1 の配線暦 1 および終3 の配線暦 3 間のスルーケール 2 3 1 および 2 3 2 を算数し、端平 1 1 および端子 1 2 間を第3 の配 線路 5 を用いて斜めの配線を行うことにより、削 限を増たす配線を

の配線経路221を得ることができる。

#### (発明の効果)

以上疎明したように本発明は、高速動作を必要 ・とするしま1の遅延時間等の側的を満足するため

## 特開平3-173471(3)

に設定された影響長の特限に対して第1の配線層および第2の配線層を思いて配線処理を行った後に制限を満たしていない配線を制限を満たすようにするために第3層の超級層を利用することにより、他の配題を移動したりブロックの配便位置を変更したりすることなしに、比較的容易に配線長の闭撃を行うことができる領操がある。

#### 4. 図面の簡単な説明

第1回は本発明の一変遊戲に係るマスタスライス方式もSIの超線構造を示す図、

第2 関は民籍ネットの選子ペアの一例を示す図、 第3 図は第1 の配線費および第2 の配線原を用 いた記録処理後の配線例を示す図、

第6回は第3の配線温を用いて入事修正を行っ た後の配線筋を示す道。

第5回は第1の配線をおよび第2の配線線を用いて人手継近を行った後の配線例を示す図である。 図において、


1・・・撃1の結構面、

2・・・第2の紡績層、

3 · · · 部 3 の配加層、 i 0 f , t 0 2 . 2 7 f · 航却経路、 2 3 f , 2 3 2 · スルーホール、 t 1 . t 2 · 総子である。

特許出版人 日 木 電 気 株 式 会 社 北陸日本電気ソフトウェア様式会社 代 理 人 弁 君 士 何 限 % 一


第1図



第1の転換層をよび第2の配線層机 定議された配線格子

ン 23の配線層に知殺された配線指子


第 2 切



二期上的稅額條的務果

# 特關平3-173471 (4)


第4図



据1の配線層の線子


第1の記録届かずび第2の配服層間のスルーホール

38.2 の配線層の配線パターン



常すの配核液シェびあるの配鉄塔刷のスルーホール

第5図



# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-173471

(43) Date of publication of application: 26.07.1991

(51)Int.CI.

HOIL 27/118 H05K 3/00

(21)Application number: 01-312541

(71)Applicant : NEC CORP

HOKURIKU NIPPON DENKI

SOFTWARE KK

(22)Date of filing:

01.12.1989

(72)Inventor: TAWADA SHIGEYOSHI

**MIZUMAKI TOSHIHIRO** 


# (54) WIRING STRUCTURE OF MASTER SLICE SYSTEM LSI

# (57) Abstract:

PURPOSE: To comparatively easily adjust wiring length by arranging a first and a second wiring layer wherein a vertical and a horizontal wiring lattice are defined and a third wiring layer wherein a wiring lattice connecting diagonal lines of both lattices is defined.

CONSTITUTION: When both of the lattice intervals in the vertical and the horizontal directions are (d), the wiring length between the terminals t1 and t2 of a wiring network is shorter than or equal to 8d, in order to satisfy restrictions like the delay time of an LSI required for high speed operation. When wiring process is performed by using a first and a second wiring layer 2 in accordance with the order that the angle of the line connecting the terminals t1 and t2 is approximate to 0° or 90°, the wiring between the terminal t1 and t2 is detoured by wiring





routes 101 and 102, and a wiring route 201 of α length 12d is obtained. On the other hand, by constituting an oblique wiring between the terminals t1 and t2 by using the layer 3, a wiring route 221 of a length I=4.22/1d can be obtained as follows, the wiring routes 101 and 102 are not corrected, and through holes 231 and 232 between the first and the this wiring 1, 3 are arranged at the positions of the terminals t1 and t2.

#### **LEGAL STATUS**

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19) Japanese Patent Office (JP)

# (12) UNEXAMINED PATENT APPLICATION GAZETTE (A)

# (11) Unexamined Patent Application Publication [KOKAI] No. H3-173471 [1991]

(43) KOKAI Date: July 26, 1991

(51) Int. Cl.<sup>5</sup>

I.D. Symbol

Intern. Ref. No.

H 01 L 27/118

D

6921-5E

H 05 K 3/00

8225-5F

H 01 L 21/82

M

Examination Request Status: Not yet requested

Number of Claims: 1

(Total 4 pages [in orig.])

# (54) Title of Invention

# Master Slice LSI Wiring Structure

(21) Patent Application No.

H1-312541 [1989]

(22) Filing Date:

December 1, 1989

(72) Inventor

Shigeyoshi Tawada

c/o NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

(72) Inventor

Toshihiro Mizumaki

c/o Hokuriku NEC Software, Ltd.

I Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(71) Applicant

**NEC** Corporation

5-7-1 Shiba, Minato-ku, Tokyo

(71) Applicant

Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(74) Agent Junichi Kawahara, patent attorney

### Specification

### 1. Title of Invention

### Master Slice LSI Wiring Structure

### 2. Claims

A master slice LSI wiring structure comprising:

a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and

a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in said first wiring layer and second wiring layer.

# 3. Detailed Description of Invention

# [Field of the Invention]

This invention concerns a master slice LSI wiring structure, and more particularly concerns a master slice LSI wiring structure for producing LSIs, wherewith, using common masks prior to the wiring step, only masks pertaining to the wiring are designed and fabricated individually for each product type.

### [Prior Art]

Conventionally, in this type of master slice LSI wiring structure, all of the wiring lattice members in the wiring layers are defined in the vertical direction and horizontal direction (cf. "Ronri Sochi no CAD [Logic Device CADs]", Joho Shori Gakkai (Japan Society for Information Processing), March 20, 1981).

A case is now described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, with the conventional master slice LSI wiring structure, as diagrammed in Fig. 5, the wiring paths 101 and 102 are altered manually to yield wiring paths 111 and 112, whereby the wiring path 211 having a wiring length of 8d which

satisfies the restriction is obtained.

# [Problems Which the Present Invention Attempts to Solve]

With the conventional master slice LSI wiring structure described in the foregoing, if, after the wiring process in wiring a wiring net wherein a limitation is placed on the wiring length in order to satisfy a restriction such as the LSI delay time required for high-speed operation, that limitation has not been met, it is necessary to alter the wiring, moving other wiring, in order to satisfy the limitation. Many steps are required for such alteration, which constitutes a shortcoming.

Furthermore, in cases where the wiring length limitation cannot be met even after the wiring has been altered, it is necessary to redo the wiring process, performing block placement alterations, etc., resulting in a further increase in processing time, which is a shortcoming.

In view of these shortcomings, an object of the present invention is to provide a master slice LSI wiring structure wherewith, using a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined by the first wiring layer and the second wiring layer, wiring lengths can be adjusted with comparative ease, without moving the other wiring or changing block placement positions.

## [Means Used to Solve the Abovementioned Problems]

The master slice LSI wiring structure of the present invention comprises: a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer and second wiring layer.

# [Operation]

In the master slice LSI wiring structure of the present invention, vertical direction and horizontal direction wiring lattice members are defined in the first wiring layer and the second wiring layer, and diagonal wiring lattice members are defined in the third wiring layer, which diagonal wiring lattice members join the diagonals of the lattice points of the horizontal direction and vertical direction wiring lattice members defined in the first wiring layer and the second wiring layer.

### [Embodiments]

The present invention is now described in detail, making reference to the drawings.

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention. The master slice LSI wiring structure in this embodiment comprises: a first wiring layer and a second wiring layer 2 for which vertical-direction and horizontal-direction

wiring lattice members are defined; and a third wiring layer 3 for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer 1 and second wiring layer 2.

The process of implementing the wiring in the master slice LSI wiring structure in this embodiment, configured as stated, is now described specifically, with reference to Fig. 2 to 4.

The case is [again] described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, as diagrammed in Fig. 4, without altering the wiring paths 101 and 102, through holes 231 and 232 are opened between the first wiring layer 1 and the third wiring layer 3 at the positions of the terminals t1 and t2, [respectively,] and diagonal wiring is implemented between terminal t1 and terminal t2 using the third wiring layer 3, thereby obtaining a wiring path 221 having a wiring length equal to

Ü

94

$$a = \sqrt{(4d)^{2} + (4d)^{2}}$$
 $= 4\sqrt{2} d$ 

which meets the limitation.

### [Benefits of Invention]

After wiring processing has been performed using a first wiring layer and a second wiring layer, and there exists wiring that does not meet a wiring length limitation established to satisfy a restriction such as an LSI delay time required for high-speed operation, the present invention, as described in the foregoing, employs a third wiring layer to make that wiring meet that limitation, thereby making it possible to adjust wiring lengths with comparative ease without moving the other wiring or altering block placement positions.

### 4. Brief Description of Drawings

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention;

Fig. 2 is a diagram of one example of a pair of terminals in a wiring network;

Fig. 3 is a diagram of an example of wiring after the implementation of a wiring process using a first wiring layer and a second wiring layer;

Fig. 4 is a diagram of an example of wiring after a manual alteration using a third wiring

# layer; and

Fig. 5 is a diagram of an example of wiring after performing a manual alteration using a first wiring layer and a second wiring layer.

The following reference characters are used in the drawings.

- 1 First wiring layer
- 2 Second wiring layer
- 3 Third wiring layer

101, 102, 221

Wiring paths

231, 232

Through holes

t1, t2 Terminals

Patent Applicants

NEC Corporation

Hokuriku NEC Software, Ltd.

Agent

Junichi Kawahara, patent attorney





Figure 5



# [Translator's Notes]

- 1. The original term koushi, usually translated "lattice" (and sometimes "grating" or "grid") is herein translated "lattice member" because the English word "lattice" refers to the entire lattice and never to its constituent elements or "members" as is apparently intended here.
- 2. The term haisen, as used in microchip technology, may also be translated "interconnect," but is translated by the more common "wiring" herein to avoid confusion.
- 3. The original language [A] ni teigi sareta [B], which occurs frequently in the text, is ambiguous. I have translated it "B defined in A," but it could also mean "B defined by A.